Nuevo chip que reduce el consumo de electricidad. Investigadores de la Universidad Pública de Navarra han desarrollado un nuevo chip que, aparte de resistente, promete ofrecer un consumo reducido de electricidad. Este nuevo tipo de dispositivo, que ha sido bautizado con el nombre de transistor MOS de puerta cuasiflotante, se caracteriza por reducir sensiblemente el consumo de electricidad y ya ha dado lugar a cuatro patentes internacionales. No hay duda de que su creación responde a la necesidad de controlar y minimizar el gasto eléctrico, por lo que cabe esperar que sea muy bien recibido y utilizado de cara a nuevos productos.

Hoy nos toca hablar de una novedad en el campo de la tecnología con marca española y, concretamente, de manos de la Universidad Pública de Navarra. (UPNA) Se trata del recién desarrollado transistor MOS de puerta cuasiflotante, dispositivo que tiene como principal característica el consumo reducido de electricidad.

Según informan desde EFE, este microelectrónico creado por los investigadores de la UPNA ya ha sido probado por la multinacional Seiko Epson y es de esperar que su expansión mundial no decepcione, puesto que ya cuenta con cuatro patentes internacionales.

El equipo responsable de esta creación, de acuerdo con EFE, está liderado por el catedrático Antonio López Martín (Área de Teoría de la Señal y Comunicaciones). Los otros miembros del grupo son los catedráticos Ramón González y Jaime Ramírez, la investigadora Lucía Acosta y el becario predoctoral José María Algueta.

No hay duda de que este desarrollo va a generar gran expectación y que su utilidad hará de él un sistema muy atractivo de cara a optimizar el cada vez más preocupante consumo eléctrico.